Tätä taustaa vasten tulevasta VLSI-symposiumista on tullut tärkeä vaihe Intelin ja TSMC:n välisessä kilpailussa edistyneen prosessitekniikan alalla.TSMC:n odotetaan esittelevän tapahtumassa 2nm-luokan A16 angstrom CMOS -tekniikkaansa.Prosessissa käytetään gate-all-around- tai GAA-transistoreja ja otetaan käyttöön takapuolen tehonsyöttö uuden "Super Power Rail"- tai SPR-mallin kautta.
Intel on jo paljastanut joitakin keskeisiä yksityiskohtia 18A-P-prosessistaan.Mediaraporttien mukaan 18A-P:n keskeiset rakenteelliset parametrit, mukaan lukien kirjaston korkeus ja kosketettu poly-jako, pysyvät samoina kuin perusviivan 18A-prosessi.Tärkeimmät päivitykset keskittyvät transistoritason viritykseen ja jännitteen optimointiin.VT BT -parivaihtoehtojen määrää on kasvatettu neljästä 18A:ssa yli viiteen, ja uusi logiikkakynnysjännite on lisätty ultralow threshold -jännitteen eli ULVT:n ja matalan kynnysjännitteen eli LVT:n väliin.
18A-P-prosessi parantaa myös prosessin vaihtelun hallintaa ja lämpötehokkuutta tukemalla sen alhaisen tehon ja korkean suorituskyvyn tavoitteita.Nämä parannukset ovat yksi syistä, miksi Apple ja muut Fabless-sirusuunnittelijat osoittavat suurempaa kiinnostusta tekniikkaa kohtaan.Saavuttaakseen nämä suorituskyvyn lisäykset Intel on tuonut markkinoille uusia RibbonFET-versioita, jotka perustuvat sen portti-all-around-arkkitehtuuriin, mukaan lukien tehostetut kontaktitehokkaat transistorit ja optimoidut pienitehoiset laitteet, jotka vahvistavat laitteen perustaa paremman suorituskyvyn ja energiatehokkuuden parantamiseksi.
Intel sanoi myös kiristäneensä 18A-P-prosessin vinoja kulmia 30 prosentilla tavoitteena parantaa suorituskyvyn yhdenmukaisuutta ja vähentää vaihtelua.Vinokulmat viittaavat eroihin transistorin suorituskyvyssä ja tehoominaisuuksissa saman prosessisolmun sisällä.Puolijohteiden valmistuksen kehittyessä aggressiivisemmiksi solmuiksi transistorien käyttäytyminen muuttuu yhä epätasaisemmaksi, mikä tekee vaihtelevuuden hallinnasta suuren haasteen.
Intelin ensimmäinen 18A-prosessiin perustuva tuote, Panther Lake, aloitti tietojen mukaan volyymituotannon vuoden 2025 loppuun mennessä. Yhtiö aikoo ottaa käyttöön 18A-peräisiä prosessiteknologioita vaiheittain, 18A-P:n odotetaan saapuvan vuonna 2026 ja vuodelle 2028 suunnitellaan lisäpäivitettyä 18A-PT-prosessia.
Samaan aikaan TSMC valmistautuu A16-prosessinsa debyyttiin, joka on yhtiön ensimmäinen Super Power Rail -tekniikkaan perustuva solmu.Prosessi esitellään virallisesti VLSI-symposiumissa, joka on suunniteltu järjestettäväksi 14.–18. kesäkuuta. TSMC:n mukaan suorituskykyä parantavaan N2P-solmuun verrattuna A16 voi parantaa suorituskykyä 8–10 prosenttia samalla teholla, vähentää virrankulutusta 15–20 prosenttia samalla suorituskyvyllä ja lisätä 8 prosentin lisätiheyttä siruun.
TSMC aikoo aloittaa A16:n massatuotannon vuoden 2026 viimeisellä neljänneksellä. Teollisuuden huhut viittaavat laajalti siihen, että Nvidian Feynman-siru voisi olla ensimmäinen tuote, joka ottaa prosessin käyttöön.Toimitusketjun lähteet osoittavat, että A16 yhdistetään CoWoS-L- ja SoIC-kehittyneiden pakkaustekniikoiden kanssa, mikä mahdollistaa järjestelmän skaalan jopa 9,5 kertaa hiusristikkokoon.Prosessi on suunnattu pääasiassa korkean suorituskyvyn laskennan eli HPC:n työkuormille.