MLCC tekoälypalvelimien virtareiteille: erottelu, suurkapasitanssi ja matala-ESL-suunnittelu

Vakaat tekoälypalvelimien virtareitit riippuvat paljon muustakin kuin suurempien kondensaattoreiden lisäämisestä. Insinöörien on tasapainotettava erottelu, suurkapasitanssi, matala-ESL-suunnittelu, DC-bias-suorituskyky ja PCB-asettelu pitääkseen nopeat GPU-kuormamuutokset sallituissa jänniterajoissa. Tämä artikkeli selittää, miten erilaiset MLCC-tyypit toimivat yhdessä tekoälypalvelimien virtareiteillä ja mitä on tarkasteltava valittaessa kondensaattoreita luotettavien suurvirtaisten suunnitelmien tekemiseksi.

Luettelo

Kuva 1. MLCC:t tekoälypalvelimien virtareiteillä

Missä MLCC:sia käytetään tekoälypalvelimien virtareiteillä

MLCC:t sijoitetaan 12 V piirilevyn syöttöliitäntään GPU:lle tai tekoälykiihdyttimelle. VRM-syötössä ne tarjoavat pulssivirtaa ja vähentävät korkeataajuisia häiriöitä. Ne tulisi liittää suoraan syöttö- ja virtamaapisteiden yli silmukkaselvityksen ja parranakunnansakeilmaisuuden minimoimiseksi.

VRM-lähdössä MLCC:t vähentävät aallonmuotoa ja tukevat reittiä, kun säätölaite reagoi kuormamuutoksiin. Suur-MLCC:t käytetään usein yhdessä polymeerikondensaattoreiden kanssa peittämään eri taajuusalueita. DC-biasin alla oleva tehokas kapasitanssi on tarkistettava.

GPU:n, muistin tai kiihdyttimen lähellä pienet matala-ESL-MLCC:t tarjoavat nopeinta paikallista virtaa. Lyhyet jäljet, tiheästi sijoitetut viasit ja sijoittaminen lähelle virtaliittimiä vähentää impedanssia ja auttaa pitämään reitin jänniterajan sisällä. Tämä artikkeli keskittyy virtareittisuunnitteluun. Jos haluat ymmärtää, miksi tekoälypalvelimet tarvitsevat niin paljon MLCC:tä alun perin, katso Miksi tekoälypalvelimet ajavat MLCC-kysyntää vuonna 2026.

Tekoälypalvelimien virtareitteihin liittyvät haasteet

Kuva 2. Tekoälypalvelimien virtareitteihin liittyvät haasteet

Suurin haaste tekoälypalvelimen virtareitissä on pitää matalajännitteinen reitti toleranssien sisällä kymmeniä tai satoja ampeereita kuormavaihteluissa. 0,9 V reitti, jossa on 150 A askel ja ±5 % raja salli vain 45 mV:n liikettä, mikä määrittelee tavoite PDN-impedanssin noin 0,3 mΩ. Edustavassa kuuden vaiheen säädinlaitteessa induktorivirta vaati noin 338 ns noustakseen kuormavaiheen jälkeen ja 4,16 µs laskeakseen kuorman vapauttamisen jälkeen. Laskettu kapasitanssi oli noin 211 µF alennusohjauksen hallintaan ja 2 604 µF ylitysohjauksen hallintaan, mikä osoittaa, että kuorman vapauttamista voi olla vaikeampaa hallita.

Tällä nousemisnopeudella vain 100 pH silmukkasilmikoilla voi aiheuttaa noin 44 mV jännitehäiriöitä, mikä on lähes koko reitin sallittu määrä. Erottelu-MLCC:t on siksi asennettava prosessorin viereen tai alle ja liitettävä lyhyillä, leveillä kuparipoluilla, joissa on tiheästi sijoitettuja virtaliittimiä ja maaviisiä. Kondensaattoriverkko on pidettävä alla tavoiteimpedanssia VRM:ssa, piirilevyn resonanssissa ja pakkaus-taajuusalueilla. Lisäämällä lisää kondensaattoreita ilman mallinnusta voidaan luoda korkean Q:n antiresonanssipiikkejä.

Kondensaattorin valinnassa on käytettävä käyttökapasitanssia eikä nimellisarvoa. Eräässä TI-esimerkissä 22 µF 1210 MLCC tarjosi noin 15 µF 12 V jännitteellä, kun taas 1206-osat, joilla on sama luokitus, antoivat noin 5 µF. Suunnittelussa tarvittiin kaksi 1210-osaa tai neljä 1206-osaa vaihetta kohden, jotta sisääntuloaaltovaihtelu saatiin täytettyä.

Teho-rautahaaste	Esimerkki Suunnitteluehto	Sähkösuunnitteluvaikutus	MLCC Suunnitteluvaatimus
Suuri GPU-kuormituksen askel	150 A virran kasvu	Aiheuttaa nopean jännitteen putoamisen ennen kuin VRM reagoi	Käytä riittävää tehokasta kapasitanssia GPU:n lähellä
Tiukka jännitetoleranssi	0.9 V rautaa ±5% rajalla	Sallitun jännitemuutoksen maksimi on noin 45 mV	Pidä kokonais-PDN impedanssi alle noin 0.3 mΩ
Rajallinen VRM-vastaus	Noin 338 ns virran nousuaika	Kondensaattorien on tarjottava puuttuva virta viiveen aikana	Aseta alhainen-ESL MLCC prosessoripaketin lähelle
Kuorman vapautumisen ylitys	Liiallinen virta voi jatkua useita mikrosekunteja	Rautajännite voi nousta yli maksimirajan	Tarjoa tarpeeksi lähtökapasitanssia ja oikea VRM-ohjaus
Liitosinduktiivisuus	100 pH nopeassa 150 A siirtymässä	Voi tuottaa noin 44 mV induktiivista jännitettä	Käytä lyhyitä reittejä, leveää kuparia ja tiheästi sijoitettuja teho-maaviakkoja
MLCC DC-bias häviö	22 µF kondensaattori voi laskea 5–15 µF käyttötilassa	Todellinen transienttituen tuki on paljon alhaisempi kuin kaavioväli	Laske kondensaattorimäärä käyttäen tehokasta kapasitanssia
Kondensaattorin anti-resonanssi	Sekoitettu kondensaattoriarvot ja pakkauskoot	Luo impedanssi huippuja tietyillä taajuuksilla	Tarkista koko PDN impedanssikäyrä
Huono kondensaattorin sijoittelu	MLCC kaukana GPU:sta	Reitti- ja viainduktiivisuus estää korkeataajuisen virran	Aseta GPU:n decoupling kondensaattorit kuorman viereen tai alle
Lämpötila ja toleranssi	Kapasitanssi vaihtelee käyttöolosuhteiden mukaan	Vähentää käytettävissä olevaa suunnittelumarginaalia	Sisällytä bias, lämpötila, toleranssi ja ikääntyminen laskelmiin
Puutteellinen validointi	Suunnittelu tarkistettu vain kokonaiskapasitanssin mukaan	Putoaminen, ylitys tai sointi voi jäädä huomaamatta	Suorita kuormitusaskel testaus ja PDN impedanssimittaus

Decoupling MLCCs vs Bulk MLCCs

Kuva 3. Decoupling MLCCs vs Bulk MLCCs

Decoupling MLCC:t käsittelevät nopeimmat jännitehäiriöt ja paikannetaan GPU:n, HBM:n ja kiihtyvyysvoimien jalkojen viereen tai alle, jotta reitti- ja viainduktiivisuus minimoidaan. 0.9 V raudalla, jossa on 150 A kuormitusaskel ja ±5% toleranssi, vain 45 mV liikettä on sallittua, jolloin tavoitteena on PDN impedanssi noin 0.3 mΩ. Jopa 100 pH liitosinduktiivisuus voi aiheuttaa kymmeniä millivoltteja virhettä, joten lyhyet virtapolut ja alhainen asennusinduktiivisuus ovat välttämättömiä.

Bulk MLCC:t tukevat pidempiä transienteja, kun VRM säätää induktorivirtaa. Ne sijoitetaan yleensä VRM:n lähdön lähelle tai jakautuvat säätimen ja prosessorin välille. Paikalliset decoupling-arvot vaihtelevat tyypillisesti nanofaradista useisiin mikrofaradeihin, kun taas bulk-MLCC:t vaihtelevat tyypillisesti 10 µF:sta 100 µF:iin. Niiden kontribuution on perustuttava tehokkaaseen kapasitanssiin käyttöolosuhteissa.

Molempia kondensaattoriryhmiä tarvitaan impedanssin pitämiseksi alhaisena laajalla taajuusalueella. Arvojen, pakkausten ja kondensaattoriteknologioiden yhdistäminen voi luoda anti-resonanssin huippuja, joten koko verkon tulisi mallintaa VRM, PCB-tasot, vias, ESR, ESL ja prosessoripaketti, ja sitten varmistaa kuormitusaskel- ja impedanssimittausten kautta.

Vertailukohta	Decoupling MLCC:t	Bulk MLCC:t
Pääasiallinen tarkoitus	Toimittaa välitöntä virtaa nopean GPU:n ja AI-kiihdyttimen kytkeytymisen aikana	Varastoi varausta pidempiin kuormitustransientteihin ja VRM-vastausaikoihin
Tyypillinen vastealue	Nanosekunteja satoihin nanosekunteihin	Satoja nanosekunteja useisiin mikrosekunteihin
Taajuusalue	Korkeataajuisen PDN vaste	Alhaista- ja keskitason taajuuden PDN vaste
Tyypillinen sijoittelu	GPU:n, HBM:n ja prosessorin tehopinien vieressä tai alla	VRM:n lähtö lähellä tai jakautunut VRM:n ja prosessorin välille
Tyypillinen kapasitanssi per osa	Nanofaradista useisiin mikrofaradeihin	Noin 10 µF:sta 100 µF:iin
Yleiset pakkauskoot	0201, 0402 ja 0603	0805, 1206 ja 1210
Pääasiallinen sähköprioriteetti	Matala ESL ja matala asennusinduktiivisuus	Korkea tehokas kapasitanssi ja matala ESR
Herkkyys sijoitukselle	Erittäin korkea; pieni reitin ja vias-induktanssi voi heikentää suorituskykyä	Kohtalainen; pidemmät reitit lisäävät silti transienttijännitteen laskua
Syötetty virta	Alkuperäinen korkean taajuuden virta-pulssi	Suurempi varaus jatkuvissa virran muutoksissa
Rinnakkaisyhteyden etu	Alentaa ESL:ää ja jakaa korkean taajuuden virtaa	Lisää tehokasta kapasitanssia ja alentaa ESR:ää
DC-bias-efekti	Yleensä pienempi matalararvoisilla komponenteilla, mutta silti vaatii tarkistamista	Usein vakava korkean kapasitanssin komponenteilla käyttöjännitteellä
Pääasiallinen laskentaperusta	Yhteysinduktanssi, impedanssi, pakettigeometria ja taajuus	Tehokas kapasitanssi, kuormitusaskel-koko, vasteaika ja jännitelimiitti
Pääasiallinen suunnitteluriski	Kondensaattori on liian kaukana kuormasta reagoimiseen korkealla taajuudella	Nimelliskapasitanssi on paljon korkeampi kuin todellinen käyttökapasitanssi
Anti-resonanssiriski	Voi resonoida bulkki-kondensaattoreiden ja PCB-induktanssin kanssa	Voi luoda impedanssihuippuja, kun se sekoitetaan pieniin dekoupelioihin
Vahvistusmenetelmä	Korkean kaistanleveyden kuormitusaskelin testaus ja paikallinen jännitteen mittaus	DC-bias-analyysi, PDN-simulaatio ja kuormituksen vapautustestaus
Paras käyttö	Korkean taajuuden kohinan, helisemisen ja paikallisen jännitemuutoksen hallinta	Keskitaajuuden laskun, ylityksen ja varastoidun energian kysynnän hallinta

Miksi matala ESL on tärkeää AI-palvelimen virtasuunnittelussa

Kuvio 4. Matala ESL on tärkeää AI-palvelimen virtasuunnittelussa

Matala ESL on olennaista, koska pelkkä kapasitanssi ei voi suojata prosessorirautaa nopean virransiirtymän aikana. Induktiivinen jännite lasketaan seuraavasti:

V = L × di/dt

Edustavassa 0.9 V -raitassa, 150 A kuormitusaskel, joka tapahtuu 338 ns:n aikana, tuottaa virran nousunopeuden noin 444 A/µs. Vain 100 pH silmukkailuktanssilla, johtuva jännitehäiriö on noin 44 mV, lähes täydet 45 mV, jotka raita on rajoitettu ±5%:iin.

Yli oma resonanssitaajuutensa MLCC muuttuu induktiiviseksi ja sen impedanssi nousee, heikentäen sen kykyä toimittaa korkean taajuuden virtaa. Käänteisen geometrian MLCC:t voivat vähentää ESL:ää noin 60% tai enemmän verrattuna vakiokomponentteihin, kun taas kolmiterminaliset kondensaattorit voivat tarjota vielä alhaisempaa induktanssia. Nämä mallit pidentävät käyttökelpoista korkean taajuuden suorituskykyä ja voivat vähentää tarvittavien rinnakkaiskondensaattorien määrää.

Pelkkä matala komponentti-ESL ei riitä. Koko virran kulku sisältää kondensaattorin, padit, reitit, viasit, tasot, prosessorin paketin ja palautuspolun. Aseta MLCC:t prosessorin virtapintojen viereen tai alle, käytä lyhyitä ja leveitä yhteyksiä, ja aseta virtaputket ja maaputket lähelle toisiaan. Vahvista suorituskykyä asennetun impedanssin simuloinnilla ja korkean kaistanleveyden kuormitusaskelin testauksella.

DC Bias ja tehokas kapasitanssi

Kuvio 5. DC Bias ja tehokas kapasitanssi

Nimelliskapasitanssi ei ole luotettava suunnitteluarvo käyttöä varten AI-palvelimen raidan. X5R- ja X7R-MLCC:t voivat menettää noin 10% - 70% arvioidusta kapasitanssistaan, kun DC-jännite nousee. Nimellinen 100 µF kondensaattori, jossa on 60% häviö, tarjoaa vain 40 µF, mikä vähentää saatavilla olevaa varausta GPU-kuormitusaskeleen aikana.

Kapasitanssijännitteen muutos on:

Jännitemuutos = virran muutos × vasteaika ÷ kapasitanssi

100 A virrankatkaisun tarjoaminen 1 µs:n ajaksi samalla kun rajoitetaan laskua 45 mV tarvitsee noin 2,222 µF tehokasta kapasitanssia. Jos valitut osat säilyttävät vain 40% nimellisarvostaan, schematodistuksen pankin on oltava yhteensä vähintään 5,555 µF ennen toleranssia, lämpötilaa, ikääntymistä ja suunnittelumarginaalia.

Paketin rakenne voi myös vaikuttaa kapasitanssin säilymiseen, joten osat, joilla on sama nimellisarvo, dielektri, ja jänniteluokitus, voivat tarvita erilaisia määriä. Laske pankki käyttämällä tarkkaa osan tehokasta kapasitanssia käyttöjännitteellä ja lämpötilalla, ei sen katalogiarvoa. Tarkista valmistajan DC-bias-käyrä jokaiselle osanumeroille, ja vahvista lopullinen suunnitelma PDN-simulaation ja kuormitusaskelin testauksen kautta. Riittämätön kapasitanssi voi aiheuttaa liiallista laskua, ylitystä, epävakautta tai prosessorin palautusta.

Suunnittelu Esimerkki	Nimelliskapasitanssi	Säilytetty kapasitanssi	Tehokas kapasitanssi	Tarvittava määrä	Suunnittelun vaikutus
100 µF MLCC 20% häviöllä	100 µF	80%	80 µF	28 kondensaattoria 2,222 µF:lle	Kohtalainen nousu kondensaattorien määrässä
100 µF MLCC 40% häviöllä	100 µF	60%	60 µF	38 kondensaattoria 2,222 µF:lle	Suurempi PCB-alue ja suurempi komponenttitiheys
100 µF MLCC 60% häviöllä	100 µF	40%	40 µF	56 kondensattoria 2,222 µF:lle	Nimellisen pankin on oltava yhteensä noin 5,600 µF
100 µF MLCC 70% häviöllä	100 µF	30%	30 µF	75 kondensattoria 2,222 µF:lle	Vakava riski, jos nimelliskapasiteettia käytetään
22 µF MLCC 1210 paketissa 12 V	22 µF	Noin 68%	Noin 15 µF	Kaksi vaihetta säädö esimerkissä	Suurempi pakkaus säilyttää enemmän käyttökelpoista kapasiteettia
22 µF MLCC 1206 paketissa 12 V	22 µF	Noin 23%	Noin 5 µF	Neljä vaihetta säädö esimerkissä	Pienempi pakkaus vaatii enemmän rinnakkaisosia

Kuvitustiedot: 100 A nykyvaje, joka kestää 1 µs ja jolla on sallittu jännitehäviö 45 mV, vaatii noin 2,222 µF tehokasta kapasiteettia. Tarvittavien kondensaattorien määrä on siksi laskettava DC-vakion alla jäävän kapasitanssin mukaan, ei datasheetteihin painetun nimellisarvon mukaan.

Tehokas kapasitanssi on vain yksi huomioitava seikka. Ostospäätöksissä tulisi myös ottaa huomioon hinta ja toimitusaikamuutokset, joita käsitellään MLCC Hinta Trendi 2026 ja Miksi MLCC Toimitusajat Nousevat 2026.

Pakkauskoko ja sijoitusstrategia

MLCC:n pakkauskoko vaikuttaa asennusinduktanssiin, reititystiheyteen, kokoonpanoon ja mekaaniseen kestävyyteen. Vakiosizes vaihtelevat 0201 koosta 0.6 × 0.3 mm 1206 kokoon 3.2 × 1.6 mm, suurempiin 1210, 1812 ja 2220 vaihtoehtoihin. Pienemmät paketit käyttävät lyhyempiä tyynyjä ja voidaan sijoittaa lähemmäksi prosessorin virtapisteitä, mutta täydellinen virrankaari sisältää edelleen jälkiä, reikiä, tasoja ja pakkausliitoksia.

Käytä 0201 ja 0402 MLCC:tä GPU:n, HBM:n tai kiihdyttimen vieressä tai alla lyhimmän korkean taajuuden virran polun saamiseksi. Sijoita 0603-osat paikallisen vähennysalueen ja pääkondensaattoripankin väliin. Käytä 0805, 1206 ja suurempia osia lähellä VRM:n ulostuloa, missä tarvitaan enemmän varastoitua varautumista. Pienet jalanjäljet, reikä-tassuyhteydet, jatkuvat paluu tasot ja tiheästi sijoitetut virtalattiat auttavat vähentämään asennusinduktanssia.

Sijoitus on tärkeämpää kuin pelkkä kapasitanssi. Kauempana oleva kondensaattori saattaa olla tehottomuutta korkeissa taajuuksissa, koska PCB:n induktanssi dominoi sen sisäistä ESL:ää. Useat pienet tai käänteisesti geometriset MLCC:t voivat tarjota paremman impedanssipolun kuin yksi suuri osa prosessorin lähellä. Pidä suuremmat MLCC:t poissa piirilevyn reunoista, asennusreikistä, liittimistä ja irrotuslinjoista flex-murtumriskin vähentämiseksi.

MLCC Koko	Runko Mitat	Suositeltu PCB Rooli	Sijoitus Prioriteetti	Pääasiallinen Asettelun Huoli
0201	0.6 × 0.3 mm	Korkeimman taajuuden paikallinen vähennys	Suoraan vieressä tai alla GPU:n virtapisteitä	Erittäin pienet tyynyt ja reiät vaativat tarkkaa kokoonpanoa
0402	1.0 × 0.5 mm	Paikallinen GPU:n ja muistin vähennys	Sisäinen kondensaattorirenka paketin ympärillä	Pidä virtaputket ja maa reiät suoraan tyynyjen vieressä
0603	1.6 × 0.8 mm	Keskimääräisen taajuuden vähennys	Paikallisten MLCC:iden ja VRM:n ulostulopankin väliin	Pidempi virrankaari kuin 0201 tai 0402
0805	2.0 × 1.25 mm	Keskikokoiset ja suurimuotoiset vähennykset	Lähes prosessorista tai VRM:n ulostulosta	Suurempi jalanjälki lisää asennusinduktanssia
1206	3.2 × 1.6 mm	Suuri kapasitanssi MLCC pankki	Lähellä VRM:n ulostuloa ja muunnosvaiheita	Tarkista DC-vakiosuhde, levyn jousto ja saatavilla oleva reikävirrantuottokapasiteetti
1210 ja suurempi	3.2 × 2.5 mm ja suurempi	Suuri energian varastointi ja korkean jännitteen raiteet	Lähellä VRM:ää, ei sisäisimmässä GPU:n vähennysalueessa	Suurempi PCB-alue, mekaaninen rasitus ja virrankaari pituus

MLCC-valintalistat AI-palvelinraiteille

Hyväksy MLCC:t tarkalla valmistajan osanumerolla ja käyttöolosuhteiden tiedoilla, ei pelkästään nimellisestä kapasitanssista.

Valinta Kohde	Insinöörin Tarkastus	Hyväksyntävaatimus
Tehokas kapasitanssi	Tarkista kapasitanssi-jännitekäyrä todellisella raajanjännitteellä. Ota huomioon toleranssi, lämpötila ja ikääntyminen.	Kokonaisminimaalisen tehokkaan kapasitanssin on täytettävä raajan vaatimus.
Jännitearvo	Ota huomioon normaali jännite, käynnistysylilyönti ja vikatilanteiden transientit.	Nimellisarvon on ylitettävä pahimmassa tapauksessa raajanjännite riittävällä marginaalilla.
Dielektri ja lämpötila	Varmista dielektrinen vakaus koko piirilevyn lämpötila-alueella.	Kapasitanssin on pysyttävä voimansyöttoraidan suunnittelurajan sisällä kuumimmissa ja kylmimmissä olosuhteissa.
ESR ja ESL	Tarkista ESR, impedanssi ja asennettu induktanssi vaaditulla taajuusalueella.	Kootun kondensaattoriverkoston on pysyttävä PDN-tavoiteimpedanssin alapuolella.
Aaltokuorman lämmitys	Tarkista RMS-aaltokuorma ja kytkentätaajuuden harmonit.	Kondensaattorin lämpötilan nousun on pysyttävä valmistajan rajoissa, tavallisesti 20 °C:ssa.
Paketti ja korkeus	Vertaa tehokasta kapasitanssia, induktanssia, mittoja ja mekaanista välystä.	Pakkauksen on sovittava asetteluun ja säilytettävä riittävästi kapasitanssia kuormituksessa.
Asettelu ja silmukkainduktanssi	Tarkista padin, jäljen, via:n ja tasokytkentöjen yhteydet.	Aseta matala-ESL MLCC:t lähelle GPU:ta tai voimastadionia lyhyimmällä voimamaapinnalla.
Impedanssin vuorovaikutus	Simuloi MLCC:t, suurkondensaattorit, PCB-tasot, via:t ja VRM-impedanssi yhdessä.	Mikään antiresonanssihuippu ei saa ylittää tavoiteimpedanssia.
Syöttötila	Tarkista elinkaaritila, valtuutettu varasto, toimitusaika ja hyväksytyt vaihtoehdot.	Käytä aktiivista osaa, jolla on luotettava toimitus, ja hyväksyttyä vaihtoehtoa, jos mahdollista.
Viimeinen piirilevyn vahvistus	Testaa kuormitusaskeleet, aaltovirta, soiminen, vaipuminen, ylilyönti ja kondensaattorin lämpötila.	Kootun piirilevyn on läpäistävä enimmäiskuormituksessa, jännitteessä ja toimintalämpötilassa.

Hyväksyntäasiakirjan on sisällettävä tarkka osanumero, tehokas kapasitanssi, jännitemarginaali, dielektri, ESR- ja impedanssikäyrät, asennettu ESL-malli, aaltokuorman raja, paketin mitat, korkeus, elinkaaritila, toimitusaika ja hyväksytty vaihtoehto.